日本半導体歴史館 Semiconductor History Museum of Japan
日本語ENGLISH
  • 日本半導体歴史館日本半導体歴史館Home
  • 業界動向Industry Trends
  • 応用製品Application Products
  • 集積回路Integred Circuits
  • 個別半導体他Discrete Devices
  • プロセス技術Process Technology
  • パッケージング技術Packaging Technology
  • 装置・材料Equipment & Material
  • 特別展示Special Exhibition
    • 黎明期の人々
    • 志村資料室
    • 牧本資料室
    • 拡がりゆく半導体応用分野
    • 日本半導体イノベーション50選
    • 開発ものがたり
    • 統計資料室
    • オーラルヒストリー
  • Home
  • プロセス技術
  • 2010年代

プロセス技術2010年代

2010年代

2010年代前半FinFETの本格的採用始まる

歪みシリコンチャネルやHK/MG(High-k/Metal Gate)の採用で、45nm node、32nm nodeと微細化を進めてきたCMOSロジックLSIのプレーナ型FETは、22nm nodeになると、短チャネル効果の抑制が一層困難になってきた。22nm nodeでTSMC、UMCはプレーナ型FETを採用したが、GlobalFoundries、Samsungは、林・関川(電総研)が考案したXMOS Transistorを発展させたPD-SOI FETを、Intelは、久本(日立)等の考案したFinFETを採用し、立体構造FETの時代が始まった。16nm nodeでは、TSMC、SamsungもFinFETを採用し、FinFETが2010年代のCMOSロジックLSIの主流になった。

プロセス技術

  • 1950年代
  • 1960年代
  • 1970年代
  • 1980年代
  • 1990年代
  • 2000年代
  • 2010年代
  • 2020年代
日本半導体歴史館
  • 日本半導体歴史館 管理運営:
    (一社)半導体産業人協会 歴史館委員会
  • 〒160-0022 東京都新宿区新宿6-27-10 塩田ビル202
  • Tel:03-6457-3245 Fax:03-6457-3246
  • Url:https://www.ssis.or.jp
  • Home
  • About US
  • お問合せ
  • サイトマップ
  • 利用規約
  • 歴史館プロジェクトメンバー(当初時)
  • ご寄付への御礼
  • 業界動向
  • 応用製品
  • 集積回路
  • 個別半導体他
  • プロセス技術
  • パッケージング技術
  • 装置・材料
  • 黎明期の人々
  • 志村資料室
  • 牧本資料室
  • 拡がりゆく半導体応用分野~ロボット/AI/IoT~
  • 日本半導体イノベーション50選
  • 開発ものがたり
  • 統計資料室
  • オーラルヒストリー
All material on this site Copyright ©2024 SSIS, All rights Reserved.