日本半導体歴史館検索ページ


パッケージング技術

IC/LSI用パッケージ外形の変遷(図)

1960年代

1960年代 TOP(Transistor Outline Package)時代
1960年代はIC(Integrated Circuit 集積回路)の黎明期であり、米国からIC技術が導入され、半導体各社においてパッケージ材料開発や組立装置技術開発などが行われた。ICの数量拡大に伴い、1960年代後半より半導体パッケージ材料や装置の技術は、専門メーカへ製造委託が開始され、製造技術が専門メーカに移転された。


1960年頃:トランジスタ用キャンタイプパッケージ
真空管用のパッケージを基本としてトランジスタ用パッケージが開発された。金属のベースに端子部を高融点硝子で溶着したステムと呼ぶ部品に、アロイ型トランジスタの端子に個片リードをはんだ付けし、 錫めっきの金属キャップを被せ、ステムと錫―錫で勘合封止された。

マイクロモジュールは、乾式アルミナセラミック基板の端面をメタライズしたセラミック基板上に、圧膜印刷抵抗やコンデンサーを形成し、そこにトランジスタ素子をボンディング接続した基板を、 多数枚重ね合わせ、端面部に金属リード線をはんだ付けして3次元積層し小型高密度実装を実現したものである。帽子に付ける無線機器などに適用された。

MOS型トランジスタにおいて、シリコン結晶面は<100>結晶面が特性が最も良いことが発見され、トランジスタ素子がキャン型パッケージ4ピンに搭載された。このトランジスタが、MOSLSIの基本構造トランジスタ素子になり、 その後NMOS、CMOSなどへと発展した。

トランジスタの量産数量の拡大に伴い、キャンタイプと比較して安価な材料である樹脂封止型パッケージが開発された。径0.4mmφ程度の金属線(リードと呼ぶ)の先端部をプレスで平坦化した3 本のリードを冶具で固定して、 平坦部に素子ダイボンド、金線ワイヤーボンドで接合後、これを凹部形状の冶具に入れ、シリコーン樹脂などを凹部に流し込み乾燥硬化させてパッケージが完成された。

1インチウェーハ上に形成された、チップサイズは1.2mm□程度で、ANDやNORなど基本論理回路が形成され、TO型10ピンのキャンパッケージであった。

ICのリード端子拡大に伴い、小型でリード本数の多くすることが出来る硝子封止型(FPG:Flat Package Glass)の表面実装型パッケージ10ピンが開発された。金属リードは、薄板をエッチング加工して製造し、 これをリードフレームと呼んだ。リードフレームの先端部にはアルミ蒸着しアルミ線の超音波ボンディング法で素子を接続した。

アルミナセラミック基板上に厚膜抵抗、キャパシターなどをスクリーン印刷法でアルミナセラミック基板上に厚膜抵抗、キャパシターなどをスクリーン印刷法で形成し、その基板上トランジスタ、ダイオード等の素子を接続することで、 ICを形成する技術が開発された。これはハイブリッドIC(混成集積回路)と呼ばれ、テレビの電源や自動車のレギュレータ部などに使われた。

IC端子数の更なる増大に対処するためと耐熱信頼性が高い気密封止型パッケージが必要になり、積層セラミックパッケージ法が米国RCA社より技術導入されFPC(Flat Package Ceramic)14ピンが開発された。

表面実装型積層セラミックパッケージ42ピンが開発され、このパッケージに10個のMOSICを搭載して卓上型電子計算機が誕生した。


↑TOPへ



1970年代

1970年代:ピン挿入型DIP(Dual In-Line Package)時代
電卓用のICやLSI(Large Scale Integrated Circuit 大規模集積回路)が半導体パッケージ技術を牽引し、日本の半導体パッケージ技術が米国より先行して多ピン化が推進された。 1970年前半は気密封止型が先行したが、カラーTVなど民生機器の量産拡大に伴い、低コストが実現できるプラスチック封止型パッケージが開発された。電卓用IC・LSIのピン数拡大と数量拡大に呼応して、 プラスチックパッケージの設計・製造・材料・装置技術など関連技術が幅広く日本で開発展開された。


表面実装型は、プリント配線基板への半田付け実装がはんだゴテによる方法であったので、よりはんだ付け工程の合理化を実現するために、ドリル穴を100ミルの格子状に開けて、 その穴にパッケージのリードピンを挿入するピン挿入型が開発された。リードピンピッチ100ミルの2列配置形状でDIP(Dual In-line Package)と呼ばれた。リードピン列の間隔は300ミルの16ピン、 600ミルの24ピンなどが開発され、その後28→40→42→64ピンなどへ拡大氏し、52ピンからはピンを格子状に配置したPGA(Pin Grid Array)になった。

積層セラミックパッケージより安価な低融点ガラスパッケージが開発された。低融点ガラス材料に工夫が加えられ大型形状にしても耐熱信頼性が高められ、大型計算機や電卓などMOS型論理回路ICやLSIに適用された。 CER-DIP(Ceramic DIP)やDILG(Dual In-Line Glass)など呼ばれた。 リード列幅600ミル幅の28ピン程度迄適用されたが、より安価な樹脂封止DILP(Dual In-Line Plastic)の信頼性向上が進み、置き換わっていった。

次いで、低融点ガラス封止型よりさらに安価な気密封止型パッケージとして樹脂封止型パッケージが開発された。カラーテレビ等の用途に量産性の優れた封止型DILP8ピン、14ピン、16ピン、 音響IC用に放熱板を持つSILP(Single In-Line Plastic)、12桁〜18桁表示の卓上電卓LSI用に40ピン、42ピンなどのエポキシ樹脂封止型が相次いで開発された。Au-SiダイボンドからAgペ―ストに変更、 部分Auめっきか舶ェAgめっき液を吹き付けてめっきするスパージャーめっき法が開発された。ピン数はピン列幅900ミルの64ピンが最後で、樹脂型PGAに置き換わっていった。

国産IC育成の国家プロジェクトである超高速電子計算機研究組合のLSI用に開発された。アルミナグレーズドアルミナ基板に2層配線層を設け、10個のICをフリップチップ接続しLSI化し、 リード端子をパッケージの4辺に配置しX-Yの2辺シームウエルド後リードフレームを90度曲げされた。

日立製作所はトランジスタ素子のボンディングパッドとリードフレームのボンディング位置とをカメラ画像に取り込み時分割パターン制御するトランジスタ用の自動ワイヤーボンダーを開発した。 この画像認識方式は、ICやLSI,産業用ロボットなどに広く採用されることになり、半導体産業や工業用ロボットで、世界をリードする基点となっていった。

DILC( 300ミル列のDIL型積層セラミックパッケージ)より大きなチップサイズのメモリ素子を実装出来るように、リードフレームをパッケージ本体の側面に銀蝋付けしたパッケージとして、サイドブレーズDILCが開発された。 積層セラミック技術は量産拡大に伴い、セラミックメ−カ(京セラ社など)に製造委託され、米国マイコンLSIなどへの展開が行われた。

自動ダイシング1号機をセミコンウエストに展示した。純水によるMOSICのゲート静電破壊の防止ために、ダイシング用冷却純水に二酸化炭素の泡を加えること技術開発(日立)や、ダイシング後の素子を保持し、 ダイボンド工程で個片分離し易くしたテープ(日東電工)などが開発された。

LSIのシステム規模拡大に伴う、多ピン・小型パッケージの需要増大に対応してピン端子をアレイ上に配置した積層セラミック技術を採用した52ピンPGA(Pin Grid Array)パッケージが開発された。リードピンは、 セラミック基板本体に開けられた穴に銀蝋付けされた。大型電子計算機用ECLHD10Kシリーズなどに使用された。PGAは格子状にリードピンを配置した構造で多ピン対応が行いやすく、その後、ピン数の拡大し72ピン、 100ピン以上へとピン数の拡大が図られた。

シャープは液晶表示用LSIに始めてTAB(Tape Automated Bonding)を採用した。TAB技術は一括ボンディングが出来るために、ワイヤーボンディング法より接合時間の短縮が図られると期待されていた。 TABに使うポリイミドフイルムにスプロケットやデバイス穴を空け、そこに銅箔を接着材で貼り合わせる3層構造、デバイス穴に樹脂を埋め込んでから露光現像する方法などは新藤電子工業により開発された。

ゲートの下部にフローティングゲートを設け、そのゲートに電子を保存し、保存した電子はパッケージの外部から紫外線照射によりデータ消去を行うために、紫外線透過ガラス付きパッケージが開発された。 紫外線透過ガラスとしてサファイア基板などが用いられた。

電卓表示部の桁数の拡大や指数関数の特殊文字を表示する等によって多ピン化が進む電卓用MOSLSI向け等に表面実装タイプのQFP(Quad Flat Package)54ピンが開発された。表面実装技術の採用によって、パッケージ厚みは 2.0mmと薄く電卓が小型薄型になった。リードフレーム厚みは125μmでリード端子長さは手はんだ付けのために1.7mm 長とした。卓上多桁表示電卓用や4ビットマイコン用LSIに使用された。パッケージ名は当初FPP(Flat Plastic Package) であったが、半導体外形標準化活動審議を経てQFP(Quad Flat Package)と変更になった。

VTRの普及に伴い家庭用のハンディカメラ用に、半導体を使って画像を取り込むための固体撮像素子用に透明ガラス付き積層セラミックパッケージが開発され、その後OA・FA用に発光ダイオードの光を読み込むラインセンサーなど、 CMOSやCCDなどの画像を取込む素子用に多くの形状のパッケージが展開された。

↑TOPへ



1980年代

1980年代:表面実装型QFP時代
1980年代に入ると、カスタムLSIからマイコンやメモリの時代になり、低コスト化や携帯型電子機器への要求が強くなり、日本を中心として表面実装型パッケージ技術が確立され、EIAJやSEMIの標準化活動を通じて、 パッケージ外形の標準化、材料・装置の標準化が進んだ。


多層配線セラミック基板で高放熱表面実装型FPG160ピンが開発された。パッケージをプリント基板実装後、アルミの放熱フィンが取り付けられ、空冷方式でLSIを冷却する大型計算機に使われた。

家庭用ビデオカメラ一体型VTR搭載用に小型表面実装型パッケージMSP(Mini Square Package)が開発されアナログICなどが搭載された。このパッケージは、リードピンをプリント 配線基板に垂直に近い形で実装出来るので、 実装面積の縮小化が実現され、ビデオカメラの小型化に寄与した。

プリント配線基板のLSI搭載部をルーターで窪ませてLSI素子を埋込実装する技術が開発され、デジタル腕時計・テレホンカード・体温計などの小型電子機器が開発された。LSIに樹脂基板適用の道が拓かれることになった。

各種形状の表面実装型パッケージが開発されたが、プリント配線基板へのはんだ付け実装方法が不統一であったので、日本電子機械工業会(EIAJ)の半導体外形委員会などが中心とした啓蒙活動により、 はんだ付け方法・材料・装置などの開発を進め表面実装技術(SMT: Surface Mount Technology)が確立した。

表面実装型パッケージの量産拡大に伴い、プリント配線基板へのリフローはんだ付け法が開発され、この事によりパッケージ外形を構成している樹脂の破壊や金線破断の不良が顕在化するようになりLSI素子やリードフレームの 密着性確認をする超音波探傷法が開発された。

樹脂封止型パッケージの信頼性試験において最大の課題は、ボンディング周りのアルミが腐食するという不良であった。不良原因を究明の結果、樹脂材料に添加するフィラーやリードフレームなどの部品や 製造工程での不純イオンが混入にあることが解り不純イオンの工程管理が行われた。この試験法導入後、樹脂型パッケージの品質信頼性が上がり、マイコンやメモリなどLSI素子にも採用されるようになった。

日本で開発されたQFPを世界標準にするため、電子機械工業会から半導体パッケージの国際学会IMC(International Microelectronics Conference)でQFPの設計概念と優れている点などが発表され、 多ピンパッケージとしてQFPが存在することが海外に初めて報告された。

日韓勢によるDRAM市場独占の脅威を感じた米国は、TI社のDRAM特許を無断使用しているとして、日韓9社が製造したDRAMに対して、輸入差し止め請求訴訟を国際貿易委員会に行った。これに対して、各社はPLCC構造は、 JEDECなど標準化委員会で審議されていること、製造方法が異なることなどを説明し、和解交渉の作業をへて64kDRAMなどの生産が継続された。

松下電器産業(株)は、TAB方式採用して10“カラー液晶表示テレビを発売した。TAB適用LSIと液晶表示パネルの透明電極ITO膜へは、樹脂中に金属微粉末を分散させた異方導電フイルムにより接続する方法が採用された。

QFPなど日本で開発されたパッケージ技術を世界に広めるために1985年頃より電子機械工業会(EIAJ)が標準化活動を活発化させ、第1回日米半導体パッケージ合同委員会をハワイ島で開催した。 日本はパッケージ名称記述法、外形寸法記述法、mm表示基準などを提案し、軍用規格担当部門などを説得して米国のInch寸法基準をmm基準で設計することを承認させた。この年SEMIジャパンのSEMICONのSTSのセッションにパッケージ技術を 発表する場が設定された。

樹脂型パッケージの厚みが1.0mmと薄いTQFP(Thin Quad Flat Package)が日立から開発された。その後、DRAMやSRAMなどメモリデバイスにも適用され、電子機器の小型軽量化が図られた。

DRAMの高密度実装技術としてDRAM素子上にリードフレームを配置して金線接続するLOC(Lead On Chip)構造が日立製作所より開発され、表面実装型SOJやピン挿入型ZIP(Zigzag In-Line Package)などが提案された。

日立製作所は、LSI素子の高速化やピン数の拡大に伴いリードフレームの信号ノイズが課題になりリードフレームの下面にグランド層を形成する2層構造のQFP208ピンを開発し、大型電子計算機用LSIなどに適用された。

↑TOPへ



1990年代

1990年代:小型表面実装型CSP(Chip Scale Package/Chip Size Package)時代
外形標準化を進めた結果、標準パッケージの生産の中心は台湾・韓国など東南アジアにシフトして行くことになった。日本はより高密度実装が可能な小型表面実装技術としてCSP技術を開発の中心とした。 素子機能を最小小型外形で電子システムを構成出来るCSPの開発により、携帯電話などの小型情報機器が市場に登場することになった。


小型形状でありながら放熱性が高いパッケージ実装方式が日立製作所で開発された。MCC(Micro Chip Carrier)は、10〜12mm□のムライトセラミック基板にLSI素子をはんだボール接続し、 裏面にははんだボールを0.45mm間隔格子で528個付けて、モジュール基板に実装する水冷冷却方式で、CSPの先駆けのパッケージになった。

1991年1月日本IBM社から、コストの高い多層セラミック基板に替えて、高精細な配線パターンを形成出来るビルドアップ方式を用いたプリント配線基板に、LSI素子をフリップチップ接続方式によってダイレクト実装する技術が発表された。 基板のセラミックから樹脂への変換による低コスト化、タングステン配線から銅配線への変換による高性能化によって、低コスト高性能パッケージの基本技術となった。

TIと日立は、ITC法廷闘争後に、DRAM開発プロジェクト(GT:Got Together プロジェクト)を進め、16M DRAMにLOC(Lead On Chip)構造を採用したことを日経マイクロデバイスに発表した。 リードフレームをDRAM素子の上に配置したLOC構造は素子の微細化技術によるチップサイズ変更が容易であること、多ビット展開が行い易いこと、高速電送が可能であることなど多くの利点があり、 その後のDRAMパッケージの基本技術となった。

1992年、松下電子工業は、LSI素子に金線スタッドバンプを形成し、それをセラミック基板にフリップチップ接続する小型のLGA(Land Grid Array)を量産し、携帯電話などのMPUに適用した。

多層プリント配線基板にLSI素子を搭載したCOB構造において、COBに設けた裏面端子にはんだボールを付けたBGA(Ball Grid Array)開発された。BGAはその後ボールピッチの狭ピッチ化が進みFBGA(Fine pitch BGA)として 携帯電話用LSIに多用された。

米国が主導していた多数個のLSI素子を配線基板上に並べて配置してからワイヤーボンディングで接続しシステムの統合を行うMCM(Multi Chip Module)の考えより、素子の機能を100%引き出し外形最小になるように設計したCSPが、 高機能電子機器の実装に適することをSEMIで説明した。以降世界のパッケージの開発がCSP中心に行われるようになった。

1996年シャープより、ポリイミドテープを用いたTABテープ基板採用でテープの下面ではんだボールを付けた構造のCSPの量産が開始された。

1997年富士通より、樹脂でバンプを設けその先端にめっきで形成された接合端子を持つ構造のBCC(Bump Chip Carrier)が開発された。

1998年松下電子工業(株)よりリードフレームを用いた片面モールド外形で、パッケージの下面に接続端子を持つQFN(Quad Flat Non-Lead)パッケージが量産開始された。

シャープはSRAMやフラッシュメモリなどのメモリ素子を重ねる素子積層型のスタックドCSPの量産を開始し、三菱電機とスタックドCSPの協調開発も進めた。同年同様の構造は富士通・NEC・東芝からも発表され、 メモリ素子積層型MCP(Multi Chip Package)など多段積層型CSPの開発競争が始まった。この頃LSI素子を多段実装するパッケージング手法をSiP(System in Package)と呼称するようになり、SiP手法を用いたシステムLSIの 開発が開始された。

1998年日立電線鰍ヘ、液晶表示などフラットディスプレイパネル(FPD)を駆動するLSI素子をTABテープにフリップチップ接続するCOF(Chip On Film)構造を提案した。COFはそれまで使っていたフィンガーリードが無いので、 LSI素子のバンプピッチ縮小化が図られ多ピン化と生産歩留向上が両立されることになった。

プリント基板関係の学会で構成されたプリント基板加工学会などが母体となり、半導体パッケージ関係技術を中心として研究するエレクトロ二クス実装学会が創設され、学会誌が発刊となった。 半導体関連の接合技術・材料技術・シミュレーション技術など大学からの研究論文発表なども多くなった。

前工程プロセスとパッケージング技術の融合が進められ、スタートした。その一つとしてWL-CSP(Wafer Level Chip Scale Package)の開発がある。これはウェーハプロセス処理後にプリント基板への接合機能を、 銅めっきなどめっき配線技術を用いてウェーハ上で完成させる。この構造は、パッケージ製造工程を前工程で実現できるので低価格であり、端子数が少ないアナログ系の携帯電話用ICなどに適用された。

日立電線は日立製作所と共同で、米国Tessera社から同社の開発したμBGA(R)構造の技術導入後、構造・製法・装置を見直し、TABテープで形成された金メッキ銅リードをLSIのアルミ電極にリード接続する 接合方式・応力干渉膜に微細穴構造を持つ接着材付きテープ技術採用・連続トランスファー成形などを独自開発し、リールツウリール生産方式でCSPの量産を開始した。

超先端電子技術開発機構(ASET)に高密度三次元積層実装研究を行う電子SI(System Integration) 研究プロジェクトが設定され国家プロジェクトとして5年間の研究が行われた(1999〜2003)。 シリコン基板に貫通穴を開け銅めっきで素子表面と素子裏面にはんだ接続する端子を持つTSV(Through Silicon Via)構造のCCDが試作され、CCD素子の下面にはんだバンプを設けた構造などが三洋電機で完成した。

↑TOPへ



2000年代

2000年代:3次元積層実装SiP(System in Package)時代
米国は、より多くの回路をチップ上に集積させるシステムLSI(SoC:System on Chip)を得意としていたが、日本は短納期・低開発コストでシステムLSIを実現する方法として3次元積層実装技術の重要性にも注目し、 材料や装置メーカなどとSiP技術やモジュール実装技術を進展させ、携帯電話など情報端末の多機能化・モータ駆動部のシステム実装化などを実現させた。


日立製作所よりワイヤーボンディングのインダクタンス成分を低減する構造として、素子に金線のスタッドバンプを形成し、その上にリードフレームを配置したLFPAK(R)を開発し、Li電池駆動用Power MOS素子などを搭載し、 リチウムイオン電池の電池寿命の低減などが図られた。

村田製作所などは、携帯電話のインタネット接続、世界で使える携帯電話などのために多チャンネル通信が可能なPAM(Power Amplifier Module)にLTCC(Low Temperature Co-fired Ceramic)技術を用いて、 バンドパスフィルタ・バイバスコンデンサ・インピーダンス整合など内蔵させるベースバンド部の回路システムを統合するPAMの開発が盛んに行われた。

デジタルデータを保存するNAND型フラッシュメモリの大容量化開発により、パソコンなど電子情報機器の外付け半導体メモリカードとして、コンパクトフラッシュ・マルチメディアカード・メモリステック・SDカード・μSDや、 USBメモリなど多くのフラッシュカードが開発された。

ルネサステクノロジは、MPU素子上にメモリ素子など異種素子を積層実装してシステムLSIを実現するSiP(System in Package)設計技術を確立してデジカメに採用された。 SiPはシリコン上に全回路を形成するSoC(System on Chip)設計に比べて、単期間開発・低開発費・大容量展開などにメリットがあり、デジタルカメラ・携帯電話に採用され、その後耐ノイズにも優れていることから、 自動車・医療・画像転送など適用が拡大した。

パワーエレクトロ二クス分野の半導体部門を残した三菱電機鰍ヘ、モータ駆動部のシステムを統合したモジュールの量産を拡大させた。このモジュールは、IGBT・逆流防止ダイオード・マイコンなどの半導体素子を 一つのリードフレーム上に配置し、アルミ線で素子との接続後トランスファー成形でピン挿入型のパッケージに纏め上げる手法であり、DIPIPMTMと呼ばれている。

デジカメ・携帯電話など手持ち電子機器に写真撮影などの高精彩画像データを格納するために、NAND型メモリシステムの小型大容量化が推進された。ノートパソコン用SSD(Solid-State Drive)の大容量化、 携帯電話のマイクロSDなど薄肉ウェーハの多層素子実装化が進行して、ウェーハのバックグラインド技術による薄型化により8段→16段→32段へと拡大した。

地球環境問題への対応として欧州市場中心にしたRoHS(Restriction of Hazardous Substances)対策として、はんだ材料の非鉛実装化が推進され、日本はSn-Ag-Cu系材料などを推奨し量産適用拡大した。

HEV(Hybrid Electric Vehicle ハイブリッド自動車)やEV(Electric Vehicle電気自動車)などのモータ駆動部や電源部の低消費電力化に向けた新規パッケージングの開発が盛んになった(トヨタ、デンソー)。 アルミワイヤーボンディングに替わり、熱伝導率や導電率が高い銅のリードフレームで半導体素子をサンドイッチするクリップリード構造など低インダクタンス、低抵抗、高放熱構造の製品適用が拡大した。

エルピーダメモリは、シリコン貫通電極TSV技術を採用したDRAMメモリモジュールを発表した。DIMM→SO DIMM→Micro DIMMと小型高密度実装技術を、DRAM素子に貫通穴を開けポリシリコンで穴を埋め、 その素子間をはんだ接合で8段実装することで、DRAMモジュールを小型高密度に実現した。

↑TOPへ



2010年代

2010年代:サブシステム集積技術への展開
半導体パッケージング技術は、従来の電子(エレクトロン)による情報処理/記憶機能の高密度集積に加え、無線(RF)、光(フォトン)による通信機能や、MEMS (Micro Electro Mechanical Systems)センサ/アクチュエータ等も統合するサブシステム集積技術へと発展を始めた。

シリコンチップ上に電子回路、光回路を集積した高性能・小型・安価な光トランシーバにより、距離を超えてチップ間の広帯域なデータ転送を実現する。

情報を演算処理するプロセッサとワークメモリである大容量DRAM間のデータ転送は、コンピュータ・システムの性能向上のボトルネックになっており、これの解消の為、TSV (Through Silicon Via)により広いバス幅と短い距離で大容量メモリとプロセッサ間を接続する事が必要になってきている。技術開発は2000年代の中頃より活発になり、2014-15年にかけて、HBM (High Bandwidth Memory)、HMC (Hybrid Memory Cube)といった規格のハイパフォーマンス・コンピューティング(HPC)向けTSV積層メモリが相次いで実用化された。

ウェハレベルの再配線技術を用いた高密度パッケージング技術。従来のウェハレベルパッケージと異なり、再配線層(RDL: Redistribution Layer)をICチップ外形を超えて形成することが可能で、これにより複数のチップ間を高い配線密度で接続・集積したり、究極の小型化を実現することが出来る。

チップ上に形成したコイルを用いた電磁誘導により、積層したチップ間の通信を行う技術。機械的なヴィア形成・接続を用いたTSV (Through Silicon Via)積層に比べ、低いコストで同等以上の性能を実現できる可能性があり、期待を集めている。

↑TOPへ


【最終変更バージョン】
2018/1/8/